Japanese Patent Laid-open Publication No. HEI 9-321088 A

Publication date: December 12, 1997

Applicant : K. K. Hitachi Seisakusyo

Title : SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURING METHOD AND MODULE SUBSTRATE AND ELECTRONIC EQUIPMENT OBTAINED BY THE METHOD

(57) [Abstract]

[Object] To suppress warping of a Ball Grid Array (hereinafter, "BGA") package substrate. To suppress the deterioration of reliability and production yield due to external matters generated in BGA manufacturing steps.

[Means] A plurality of BGAs are manufactured by mounting a plurality of semiconductor chips 5 on a principal surface of a large-sized substrate 1A, molding the respective semiconductor chips 5 with an epoxy resin 6, conducting a burn-in test and an electric characteristic evaluation tests, and cutting the large-sized substrate 1A by a dicing device.

[0053] If a single package substrate is formed and then a BGA is assembled, the dependency of warps on the substrate is large, which is conspicuous particularly right after a heating treatment. This is considered to be caused by irregularities including those of the cutting of the substrate which occur in the package substrate manufacturing steps. On the other hand, if BGAs are assembled using a large-sized substrate which is not cut yet, the warps of the substrate are smaller. The reason is considered as follows. End portions of regions of the large-sized substrate which are to serve as respective package substrates after cutting the large-sized substrate are connected to each other

				We are		:
)					Ť
			*		•	
						-
	* * *		8 F. H			. ()
				*		
2			Pg 189			
12/						
		*	6			
1				*		
			51g - 111 - 12 g			1 1
				•	8 .	
		* -				
78	20		9 36 *			
,^		3 0		a	• 0	
	and the second s					
1.	**		·			
s	W	3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3. 3				ч
1				*		
		· · · · · · · · · · · · · · · · · · ·) Sign		.8
			1) ***	y. *** ***		
rain Kra			***	(2)		
				i e e		
-						
¥ .				9		
	a			· · · · · · · · · · · · · · · · · · ·		
5 ©						
	· · · · · · · · · · · · · · · · · · ·			2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2		
			1.7-			
*			()			
		v v			8	
	* 1					

	· · · · · · · · · · · · · · · · · · ·		7 - 2			
	* *			was in the	ė .	
				77)		
				• 3		
	* * * *					
**						
				10: * * .		
4				ed.		
,	از در این					
		A P				
						4
	A STATE OF THE STATE OF THE STATE OF		The same of the sa			

and continuous to each other. Therefore, the warps of the package substrates which occur when they are heated are cancelled each other and the warp cancellation state is stable. The effect of the warp reduction is higher when semiconductor chips are mounted on the large-sized substrate in a matrix in X and Y directions than when the chips are mounted thereon to be aligned.

[0054] (2) According to the manufacturing method of the present invention, the large-sized substrate is cut in the final BGA assembly step. Therefore, residues of the resin, fiber, and the like generated on the end portions (cutting surfaces) of the substrate do not adhere again to the substrate surface or the like and defects do not occur. Further, since chemicals such as a flux and a washing agent, and the like do not enter the substrate from the cutting surfaces of the substrate, the deterioration of the substrate can be prevented. This can improve the reliability and manufacturing yield of BGAs. [0055] According to the manufacturing method of the present invention, the large-sized substrate is cut by a rotary blade having a sharp tip end, whereby the generation of residues of the resin, the fiber, and the like are greatly decreased and the accuracy of the outer dimensions of the package substrate is improved.

[0056] If the method for cutting the substrate by punching is used and many types of package substrates different in outer dimensions are prepared, the number of types of punching dies increases and a punching die cost is thereby disadvantageously pushed up. If the method for cutting the substrate by the blade is used, by contrast, various cutting pitches can be handled by a single device. Therefore, this method is suited for manufacturing various types of BGAs.


[0057] Furthermore, pieces of information on the manufacturing lot of the

,	
* * * * * * * * * * * * * * * * * * * *	
*	
*	
*	
* *	

large-sized substrate used to manufacture package substrates, positions of the respective package substrates in the large-sized substrate, the state of manufacturing the large-sized substrate, and the like are essential to the improvement of the BGA manufacturing yield. According to the manufacturing method of the present invention in which the large-sized substrate is cut in the final BGA assembly step, these pieces of information can be easily attained and the package substrate manufacturing yield is, therefore, improved.


[0058] Thanks to these advantages, the BGA average manufacturing yield is approximately 82 percent, which improves from that of the manufacturing method, in which the single package substrate is formed and then a BGA is assembled, by equal to or more than 16 percent.

According to the manufacturing method of the present [0059] (3) invention, BGAs are manufactured for each large-sized substrate. This facilitates handling the substrate, as compared with the manufacturing of BGAs for each package substrate. BGA productivity is thereby improved. [0060] Moreover, the formation of semiconductor bumps, the electric connection between the semiconductor chips and the substrate, the covering of the semiconductor chips with a resin, the burn-in test, the electric characteristic evaluation test, an the like are conducted for each large-sized substrate. Therefore, the number of BGAs processed and assembled at one time considerably increases and BGA productivity improves. In addition, by forming part of wirings in the large-sized substrate during the burn-in test and the electric characteristic evaluation test, the number of simultaneous tests and the number of lead wirings can be decreased. Therefore, it is possible to shorten time required for tests and assembly and improve BGA productivity. [0061] Furthermore, by cutting the large-sized substrate in the final BGA



assembly step, such chemicals as the flux and the washing agent used in the manufacturing steps do not enter the substrate from the cutting surfaces of the substrate. Therefore, it is possible to considerably shorten time required to dry and wash the substrate and improve BGA productivity.

- [0062] (4) According to the manufacturing method of the present invention, the substrate is cut by the method which ensures high outer dimension accuracy and less damages the end portions of the substrate, the circuit formation region of each package substrate is extended to the peripheral portion of the substrate. It is thereby possible to further make the package substrate smaller in size and improve BGA mounting density.
- [0063] (5) The improvement of the BGA manufacturing yield and that of the productivity enable the reduction of BGA manufacturing cost.
- [0064] (6) By reducing the warps of the package substrates, the flatness of the package substrates and the motherboard on which the BGAs are mounted is secured and mounting reliability and mounting yield are thereby improved. This can improve the reliabilities and manufacturing yields of the module substrate for mounting the BGA as well as the other electronic components on the motherboard and the electronic equipment into which this module substrate is integrated.



(19)日本国特許庁 (JP) (12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-321088

(43)公開日 平成9年(1997)12月12日

(51)Int.Cl. 6	識別記号	FI					
H01L 21/60	311	H01L 21/60	311	S		-	
G01R 31/26		G01R 31/26		Н			•
H01L 21/66		H01L 21/66	-	Н		•	
				L			
23/12		23/12	100 · 6	L			
		審査請求	未請求 請求項	の数 9	OL	(全16頁	į)
(21)出願番号	特願平8-131690	(71)出願人	000005108				
			株式会社日立製作	乍所			
(22)出願日	平成8年(1996)5月27日	·	東京都千代田区神	•	台四丁	目6番地	
•	,	(72)発明者	有馬 英夫				
			東京都小平市上海	k本町 5	丁目204	路1号 村	洙
•			式会社日立製作用	近半導体	事業部	内	
		(72)発明者	長谷部 昭男				
			東京都小平市上太	k本町 5	丁目20	番1号 木	朱
			式会社日立製作用	斤半導体	事業部	内	
		(72)発明者					
			東京都小平市上海			٠.	朱
	·		式会社日立製作所		事業部	内	
•		(74)代理人	弁理士 筒井 フ	大和			
					,最	終頁に続	Ēく


(54)【発明の名称】半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器

(57)【要約】

【課題】 BGA (ポール・グリッド・アレイ) のバッケージ基板の反りを抑制する。また、BGAの製造工程で発生する異物による信頼性、製造歩留まりの低下を抑制する。

【解決手段】 大型基板1Aの主面に半田パンプ4を介して複数個の半導体チップ5を搭載した後、各半導体チップ5をエポキシ樹脂6でモールドし、次いでパーンイン試験および電気特性評価試験を行った後、ダイシング装置を使って大型基板1Aを切断することにより、複数個のBGAを製造する。

X



1A:A別的双 4:半田パンピ 5:半鉢存イップ 6: 十米や/超照

【特許請求の範囲】

【請求項1】 主面に縦方向および横方向に沿って複数 の半導体チップを搭載する領域を設けた大型基板を用意 する工程と、前記大型基板の主面に複数の半導体チップ を搭載し、前記複数の半導体チップのそれぞれと前記大 型基板とを電気的に接続する工程と、前記複数の半導体 チップのそれぞれの素子形成面を樹脂で被覆する工程 と、前記複数の半導体チップが搭載された前記大型基板 を切断することにより、前記半導体チップが搭載された バッケージ基板を複数個製造する工程とを含むことを特 10 徴とする半導体集積回路装置の製造方法。

【請求項2】 請求項1記載の半導体集積回路装置の製 造方法であって、前記複数の半導体チップのそれぞれと 前記大型基板とをバンプ電極またはポンディングワイヤ を介して電気的に接続することを特徴とする半導体集積 回路装置の製造方法。

【請求項3】 請求項1または2記載の半導体集積回路 装置の製造方法であって、前記複数の半導体チップをモ ールド樹脂またはポッティング樹脂で被覆することを特 徴とする半導体集積回路装置の製造方法。

【請求項4】 請求項1、2または3記載の半導体集積 回路装置の製造方法であって、前記大型基板を回転式の ブレードを用いて切断することを特徴とする半導体集積 回路装置の製造方法。

【請求項5】 請求項1~4のいずれか1項に記載の半 導体集積回路装置の製造方法であって、前記大型基板を 切断する工程に先立ち、前記大型基板の裏面にバンプ電 極を形成することを特徴とする半導体集積回路装置の製 造方法。

【請求項6】 請求項1~5のいずれか1項に記載の半 30 導体集積回路装置の製造方法であって、前記大型基板を 切断する工程に先立ち、バーンイン試験または電気特性 評価試験を行うことを特徴とする半導体集積回路装置の 製造方法。

【請求項7】 請求項1~6のいずれか1項に記載の半 導体集積回路装置の製造方法であって、前記パッケージ 基板をパンプ電極またはポンディングワイヤを介してマ ザーボードに実装することを特徴とする半導体集積回路 装置の製造方法。

【請求項8】 請求項1~7のいずれか1項に記載の製 40 造方法により得られた前記パッケージ基板が他の電子部 品と共にマザーボードに実装されてなることを特徴とす るモジュール基板。

【請求項9】 請求項8記載のモジュール基板が組み込 まれてなることを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置の製造方法に関し、特に、ボール・グリッド・アレイ (Ball Grid Array; BGA) 構造のLSIパッケージを 50 有する半導体集積回路装置の製造に適用して有効な技術 に関するものである。

[0002]

【従来の技術】多ピンLSIパッケージの代表的なもの としてQFP(Quad Flat package) が広く使用されてい

【0003】QFPは、5連程度のリードフレームに半 導体チップを搭載し、各半導体チップのポンディングバ ッドとリードフレームとをAuワイヤなどで接続した 後、半導体チップを樹脂モールドし、次いで樹脂パッケ ージの外部に残ったリードフレームの不要箇所を切断、 除去して組み立てる。

【0004】従来、QFPは、樹脂パッケージの4辺に 設けたリードのピッチを縮小することにより多ピン化を 実現してきた。しかし、近年におけるパッケージのI/ 〇端子の増加により、QFPによる実装が次第に困難な 状況になりつつある。これはQFPの場合、I/O端子 を増やすためにリードの狭ヒッチ化を進めていくと、リ ードが微細になって変形し易くなり、実装基板に半田付 20 けする際の不良率が高くなるからである。また、その対 策としてバッケージの外形寸法を大きくすると、実装密 度が低下したり、リードが長くなって高速動作が妨げら れたりするといった問題が生じる。

【0005】最近、QFPの上記した問題を解決するこ とが可能なバッケージとして、BGAが注目されてい る。BGAは、半導体チップを実装したバッケージ基板 の裏面に半田バンプをマトリクス状に取り付けた構造に なっており、半導体チップとパッケージ基板との接続に は、Auワイヤまたは半田バンプが用いられる。また、 パッケージ基板には、ガラスエポキシ、ガラス変性エポ キシ、ガラスBT(Bismaleimide Triadine)、ポリイミ ドなどの樹脂材料が主として用いられる。通常、これら のバッケージ基板は高密度配線を実現するために多層構 造になっているが、板厚は1mm以下が普通である。パ ッケージ基板の外形寸法は、半導体チップの端子数や基 板の端子ピッチにより異なるが、1辺長が約10mmか ら50mm程度である。BGAは、QFPのようにリー ドフレームを使用しないことから、多ヒン化が容易で、 かつ実装面積も小さくできるという利点がある。

【0006】上記BGAについては、例えば米国特許第 5,216,278号公報に記載がある。この公報に記 載されたBGAは、裏面に半田バンプを取り付けた樹脂 製のパッケージ基板上にワイヤボンディング方式で半導 体チップを実装し、この半導体チップをモールド樹脂で 封止した、いわゆるOMPAC(Over Molded Pad Array Carrier) 構造で構成されている。

[0007]

【発明が解決しようとする課題】前述したBGAは、多 ビン化を進めていくとバッケージ基板の外形寸法が大き くなり、それに伴って基板の反りも大きくなる。パッケ

ージ基板の反りは、BGAの組立てを困難にするだけで なく、BGAをマザーボードに実装する時の接続歩留ま りにも直接影響する。

【0008】パッケージ基板の反りの原因は、パッケー ジ構造とも関連しているが、基板の製造履歴に支配され ている部分も多く、特に加熱処理を行った後に顕著に反 りが表れる。従って、パッケージ基板の構成材料や構造 を最適化するだけでは反りをなくすことは困難であり、 製造工程に着目した対策が必要となる。

【0009】BGAのもう一つの問題として、製造工程 10 でパッケージ基板から発生する異物による信頼性および 製造歩留まりの低下がある。

【0010】BGAの製造工程では、一枚の大型樹脂基 板を打ち抜いて何枚かのパッケージ基板を作成した後、 各パッケージ基板上に半導体チップを搭載する。打ち抜 き切断されたバッケージ基板の端部は、樹脂や繊維など が破断された状態になっているため、それらのカス

(滓)が基板表面などに付着して不良を引き起こす。こ の現象は、加熱工程を経た後に顕著に表れる。また、製 造工程で用いる洗浄液、フラックスなどの薬液が切断端 20 部から内部に染み込み易く、その洗浄や乾燥に長時間を 要するのみならず、基板自身の劣化を招く原因ともな る。また、この切断端部には製造工程で使用する種々の 物質が付着し易く、それが汚染の発生源となる場合もあ る。さらに、パッケージ基板の端部が破断された状態に なることで、基板表面の回路形成領域が狭められるとい った設計上の制約も生じる。

【0011】従って、バッケージ基板の端部からのカス の発生を防止し、組立て時間の短縮、基板の劣化防止な どを図るためには、パッケージ基板の切断箇所を極力少 30 なくするような組立て方法や、切断カスの発生が少ない 切断方法を開発する必要がある。

【0012】本発明の目的は、BGA構造を有するLS Iバッケージの基板の反りを抑制することのできる技術 を提供することにある。

【0013】本発明の他の目的は、BGA構造を有する LSIバッケージの製造工程で発生する異物による信頼 性、製造歩留まりの低下を抑制することのできる技術を 提供することにある。

【0014】本発明の前記ならびにその他の目的と新規 40 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[001.5]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0016】本発明による半導体集積回路装置の製造方 法は、主面に複数の半導体チップを搭載する領域を設け た大型基板を用意する工程と、前記大型基板の主面に複 それぞれと前記大型基板とを電気的に接続する工程と、 前記複数の半導体チップのそれぞれの素子形成面を樹脂 で被覆する工程と、前記複数の半導体チップが搭載され た前記大型基板を切断することにより、前記半導体チッ プが搭載されたバッケージ基板を複数個製造する工程と を含んでいる。

【0017】本発明による半導体集積回路装置の製造方 法は、前記大型基板を回転式のブレードを用いて切断す る。

【0018】本発明による半導体集積回路装置の製造方 法は、前記大型基板を切断する工程に先立ち、前記大型 基板の裏面にバンプ電極を形成する。

【0019】本発明による半導体集積回路装置の製造方 法は、前記大型基板を切断する工程に先立ち、バーンイ ン試験または電気特性評価試験を行う。

[0020]

【発明の実施の形態】以下、本発明の実施の形態を図面 を用いて詳述する。なお、実施の形態を説明するための 全図において同一機能を有するものは同一の符号を付 し、その繰り返しの説明は省略する。

【0021】 (実施の形態1) 本実施の形態によるBG Aの製造方法を図1~図10を用いて工程順に説明す る。

【0022】まず、図1 (平面図) および図2 (図1の II-II'線に沿った断面図) に示すような大型基板 1 Aを用意する。この大型基板 1 Aは、4~6層程度の 配線層を備えた変性エポキシ樹脂製の多層プリント配線 基板であり、その外形寸法は、長辺が300㎜程度、短 辺が200㎜程度、板厚が1㎜程度である。

【0023】大型基板1Aは、例えば長辺方向に8個、 短辺方向に5個、合計8×5=40個の半導体チップを 搭載できるようになっており、その主面には半導体チッ プとの接続に用いる電極バッド2と、マザーボードとの 接続に用いる電極パッド3とが設けられている。これら の電極バッド2、3の数は、半導体チップ1個あたりそ れぞれ250個程度である。電極パッド2、3とそれら を接続する配線(図示せず)とは銅(Cu)からなり、 電極パッド2、3を構成するCuの表面にはニッケル

(Ni) およびAuのメッキが施されている。この大型 基板1Aは、通常の多層プリント配線基板の製造方法に 従って製造することができる。

【0024】次に、図3に示すように、大型基板1Aの 主面に形成された半導体チップ接続用の電極パッド2の 上に錫(Sn)と鉛(Pb)の合金からなる半田バンプ 4を形成する。半田バンプ4は、電極バッド2の表面に 半田ペーストを印刷した後、リフロー炉内でこの半田ペ ーストを250℃程度でリフローして形成する。

【0025】次に、図4および図5に示すように、大型 基板1Aの主面に40個の半導体チップ5を搭載する。 数の半導体チップを搭載し、前記複数の半導体チップの 50 それぞれの半導体チップ5には、例えばマイクロコンビ

ュータが形成されており、端子数は250ピン程度であ る。半導体チップ5を搭載するには、まずフラックス塗 布装置を使って大型基板1Aの半田バンプ4の表面にフ ラックスを塗布した後、位置合わせ搭載機を使い、ウエ ハから切り出した良品の半導体チップ5をその主面 (素 子形成面)を基板側に向けて1個ずつ半田バンブ4上に 位置決めする。次いで、リフロー炉内で半田バンブ4を 230℃程度でリフローすることにより、半導体チップ 5と半田パンプ4とを電気的に接続する。その後、大型 基板1Aを洗浄してフラックス残渣を除去する。

【0026】次に、図6および図7に示すように、各半 導体チップ5をエポキシ樹脂6でモールドする。ここで は、大型基板 1 A を基板単位でモールド金型に装着し、 40個の半導体チップ5を同時に一括してモールドす る。

【0027】次に、図8に示すようなダイシング装置2 0を使って大型基板1Aをその長辺方向および短辺方向 に沿って格子状に切断する。このダイシング装置20 は、先端が鋭角となった回転式のブレード21を備えて おり、このブレード21で大型基板1Aを切断すること 20 により、打ち抜き方式で切断する場合に比べて切断面の 破断が少なくなるため、樹脂や繊維などのカスの発生量 を少なくすることができる。また、このダイシング装置 20に大型基板1Aの位置検出および切断軌道修正機能 を持たせることにより、高い寸法精度で切断を行うこと ができる。

【0028】図9は、上記の製造方法により得られたB GA10Aの外観斜視図である。大型基板(1A)を切 断して得られたパッケージ基板12Aの外形寸法は35 m×35m程度、半導体チップ(5)が封止されたエポ 30 キシ樹脂6の外形寸法は27m×27m程度である。組 立てに要した時間は、QFPと比較してバッケージ1個 あたり、半導体チップの電気的接続が約2分の1、樹脂 モールドが約4分の1に短縮できた。また、このパッケ ージ基板12Aの反りは0.05㎜以下であったのに対 し、大型基板を切断してあらかじめパッケージ基板を作 成してから、半田バンプの形成、半導体チップの搭載お よび封止などを行ってBGAを組み立てた場合には、バ ッケージ基板の反りが0.15㎜程度になった。

【0029】その後、バーンイン試験および電気特性評 40 価試験を行ってBGA10Aの良否を判定した後、図1 0に示すように、マザーボード11Aの主面にBGA1 0 Aを実装する。BGA10Aを実装するには、まずB GA10Aのパッケージ基板12Aを接着剤などでマザ ーポード11Aの主面に接合した後、ワイヤポンディン グ装置を使い、BGA10Aの電極パッド3とマザーボ ード11Aの電極パッド13とをAuワイヤ14で電気 的に接続する。

【0030】 (実施の形態2) 本実施の形態によるBG

る。

【0031】まず、図11および図12に示すような大 型基板1Bを用意する。この大型基板1Bは、マザーボ ードとの接続に用いる電極パッド3が基板の裏面側に配 置されている以外は、前記実施の形態1で用いた大型基 板1Aとほぼ同一の構造および寸法で構成されている。 【0032】次に、図13および図14に示すように、 大型基板1Bの主面に40個の半導体チップ5を搭載す る。前記実施の形態1と同様、半導体チップ5は、マイ 10 クロコンピュータを形成した、端子数250ピン程度の ものを使用する。また、半導体チップ5の搭載は、前記 実施の形態1と同じ方法で行い、その後、大型基板1B を洗浄してフラックス残渣を除去する。

【0033】次に、図15および図16に示すように、 半導体チップ5の主面を水分や異物などから保護するた めに、半導体チップ5の主面と大型基板1Bの主面との 隙間およびその周囲に薄い板状の樹脂層8を形成する。 樹脂層8を形成するには、例えばディスペンサなどを使 って大型基板1Bと半導体チップ5との隙間およびその 周囲にエポキシ系の熱硬化性樹脂をポッティングし、次 いでこの樹脂を150℃程度に加熱して硬化させる。

【0034】次に、図17に示すように、大型基板1B の裏面に形成されたマザーボード接続用の電極バッド3 に半田パンプ9を形成する。半田パンプ9は、電極パッ ド3の表面に半田ペーストを印刷した後、リフロー炉内 で半田ペーストをリフローして形成する。この半田パン プ9は、半導体チップ5と大型基板1Bとを接続する半 田バンプ4よりも低融点の半田材料で構成する。その 後、大型基板1Bを洗浄してフラックス残渣を除去す る。

【0035】次に、前記実施の形態1で用いたダイシン グ装置を使って大型基板1Bを切断することにより、図 18に示すようなBGA10Bが40個得られる。

【0036】このBGA10Bのパッケージ基板12B の反りは0.04㎜以下であったのに対し、あらかじめ大 型基板を切断してバッケージ基板を作成してからBGA を組み立てた場合、バッケージ基板の反りは0.13㎜程 度になった。組立てに要した時間は、QFPと比較して バッケージ 1 個あたり、半導体チップの電気的接続が約 2分の1、樹脂層の形成が約3分の1に短縮できた。ま た、パッケージ基板12Bの裏面に半田パンプ9を形成 するのに要した時間は、あらかじめ大型基板を切断して パッケージ基板を作成してから半田バンプを形成する場 合と比較してパッケージ基板1枚あたり、約20分の1 に短縮できた。

【0037】その後、バーンイン試験および電気特性評 価試験を行ってBGA10Bの良否を判定した後、図1 9に示すように、マザーボード11Bの主面にBGA1 0 Bを実装する。BGA10Bを実装するには、まずフ Aの製造方法を図11~図19を用いて工程順に説明す 50 ラックス塗布装置を使ってBGA10Bの半田バンプ9

の表面にフラックスを塗布した後、位置合わせ搭載機を使い、BGA10Bをマザーボード11Bの電極バッド15上に位置決めする。次いで、リフロー炉内で半田バンプ9をリフローし、BGA10Bとマザーボード11Bとを電気的に接続する。

【0038】 (実施の形態3) 本実施の形態によるBGAの製造方法を図20~図28を用いて工程順に説明する。

【0039】まず、図20および図21に示すような大型基板1Cを用意する。この大型基板1Cは、4層程度 10の配線層を備えた変性エポキシ樹脂製の多層プリント配線基板であり、その外形寸法は、長辺が200m程度、短辺が167m程度、板厚が1m程度である。

【0040】大型基板1Cは、例えば長辺方向に8個、短辺方向に16個、合計8×16=128個の半導体チップを搭載できるようになっており、その主面には半導体チップとの接続に用いる電極パッド16が設けられ、裏面にはマザーボードとの接続に用いる電極パッド17が設けられている。電極パッド16の数は、半導体チップ1個あたり30個程度であり、電極パッド17の数は、BGAパッケージ1個あたり50個程度である。電極パッド16、17とそれらを接続する配線(図示せず)とはCuからなり、電極パッド16、17を構成するCuの表面にはNiおよびAuのメッキが施されている。

【0041】次に、図22および図23に示すように、大型基板1Aの主面に128個の半導体チップ18を搭載する。それぞれの半導体チップ18には、例えばメモリLSIが形成されており、端子数は30ピン程度である。半導体チップ18を搭載するには、まずディスペン30サを使って大型基板1Cの主面のチップ搭載領域に銀(Ag)ペーストなどの接着剤を塗布した後、位置合わせ搭載機を使い、ウエハから切り出した良品の半導体チップ18をその主面を上に向けて1個ずつチップ搭載領域に位置決めする。次いで、赤外線加熱炉内で接着剤を150℃程度で加熱、硬化させることにより、半導体チップ18を大型基板1C上に固定する。

【0042】次に、図24に示すように、ワイヤボンディング装置を使い、大型基板1Cの電極バッド16と半導体チップ18とをAuワイヤ19で電気的に接続した 40後、図25および図26に示すように、半導体チップ18を2個ずつエポキシ樹脂6でモールドする。このとき、大型基板1Cを基板単位でモールド金型に装着し、128個の半導体チップ18を同時に一括してモールドする。

【0043】次に、図27に示すように、大型基板1Cの裏面に形成されたマザーボード接続用の電極バッド17に半田バンブ9を形成する。半田バンブ9の形成は、前記実施の形態2と同じ方法で行い、その後、大型基板1Cを洗浄してフラックス残渣を除去する。

【0044】次に、大型基板1Cをパーンイン装置に入れ、125℃程度でパーンイン試験を行った後、前記実施の形態1で用いたダイシング装置を使って大型基板1Cを切断してパッケージ基板12Cに分割することにより、図28に示すような、2個の半導体チップ18を搭載したマルチチップモジュール構造のBGA10Cか64個得られる。

【0045】このBGA10Cのパッケージ基板12Cの外形寸法は20m×15m程度、半導体チップ18の外形寸法は14m×5m程度、この半導体チップ18が2個封止されたエポキシ樹脂6の外形寸法は16m×13m程度である。また、パッケージ基板12Cの反りは0.03m以下であったのに対し、あらかじめ大型基板を切断してパッケージ基板を作成してからBGAを組み立てた場合、パッケージ基板の反りは0.1m程度になった

【0046】組立てに要した時間は、QFPと比較して パッケージ1個あたり、半導体チップの電気的接続がほ ぼ同時間、樹脂モールドが約4分の1に短縮できた。ま た、パーンインの際の装着および取り外しに要した時間 は、BGAを1個ずつソケットに装着、配線する場合と 比較して約1/10に低減できた。

【0047】本実施の形態のBGA10Cは、バッケージ基板12Cの裏面に半田バンプ9を形成しているので、前記実施の形態2のBGA10Bと同じ方法でマザーボード11に実装することができる。

【0048】(実施の形態4)実施の形態2で製造したマイクロコンピュータのBGA1個と、SRAMのSOJ(Small Outline J-leaded)パッケージ2個と、実施の形態3で製造したメモリLSIのBGA2個とをマザーボードに搭載し、ディジタル信号処理用のモジュール基板を作成した。

【0049】(実施の形態5)実施の形態4で作成したディジタル信号処理用のモジュール基板を、送受信ボード、液晶表示パネル、キーボードなどを組み込んだPDA(Personal Digitalassistants)に実装し、小型の情報端末機器を作成した。

【0050】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 【0051】

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0052】(1)本発明の製造方法によれば、大型基板を切断してあらかじめパッケージ基板を作成してから BGAを組み立てる製造方法に比べて、パッケージ基板 の反りを3分の1程度まで低減することができる。これ により、各工程での製造が容易になり、BGAの製造歩

50

留まりが向上する。

【0053】単一のパッケージ基板を作成してからBG Aを組み立てる場合は、反りの基板依存性が大きく、特 に、加熱処理の直後にそれが顕著に表れる。これは、基 板の切断も含めたパッケージ基板の製造工程における不 均一さが原因であると推定される。これに対し、切断前 の大型基板を使ってBGAを組み立てる場合に基板の反 りが少なくなるのは、大型基板では切断後にバッケージ 基板となる領域の端部同士が相互に接続し、連続してい るので、加熱時の反りが互いに相殺され、かつその状態 10 が安定化しているためと考えられる。なお、この反り低 滅の効果は、大型基板に半導体チップを1列に搭載した 時よりも、XおよびY方向にマトリクス状に搭載した時 の方が高かった。

【0054】(2)本発明の製造方法によれば、BGA の組み立ての最終工程で大型基板を切断するので、基板 の端部(切断面)から出る樹脂や繊維などのカスが製造 工程の途中で基板表面などに再付着して不良を引き起こ すことがない。また、製造工程で使用するフラックスや 洗浄液などの薬液が基板の切断面から浸入することがな 20 いので、基板自身の劣化を防止できる。これにより、B GAの信頼性、製造歩留まりが向上する。

【0055】本発明の製造方法によれば、先端が鋭角と なった回転式のブレードを用いて大型基板を切断するこ とにより、樹脂や繊維などのカスの発生が大幅に低減す ると共に、バッケージ基板の外形寸法精度が向上する。 【0056】また、打ち抜きによる基板の切断方法は、 外形寸法の異なるパッケージ基板が多種類ある場合、打 ち抜き型の種類が増えて型代が嵩むのに対し、ブレード による切断方法は、単一の装置で種々の切断ビッチに対 30

【0057】さらに、バッケージ基板の製造に用いる大 型基板の製造ロットおよび大型基板内での各パッケージ 基板の位置、大型基板の製造状態などの情報は、BGA の製造歩留まり向上を図る上で不可欠であるが、BGA の組み立ての最終工程で大型基板を切断する本発明の製 造方法によれば、これらの情報が容易に得られるため、 パッケージ基板の製造歩留まりが向上する。

応できるため、BGAの多品種製造に適している。

【0058】これらの効果により、BGAの平均製造歩 留まりが約82%となり、単一のパッケージ基板を作成 40 してからBGAを組み立てる製造方法に比較して16% 以上も向上した。

【0059】(3)本発明の製造方法によれば、大形基 板単位でBGAを製造することにより、パッケージ基板 単位でBGAを製造する場合に比較して基板のハンドリ ングが容易になるので、BGAの生産性が向上する。

【0060】また、半田バンプの形成、半導体チップと 基板との電気的接続、半導体チップの樹脂被覆、バーン イン試験あるいは電気特性評価試験などを大形基板単位 で行うことにより、一度に加工、組立できるBGAの数 50

が大幅に増え、BGAの生産性が向上する。さらに、バ ーンイン試験や電気特性評価試験時に配線の一部を大型 基板内に形成することにより、同時検査や引き出し配線 の低減が可能となるので、試験や組立に要する時間が低 減でき、BGAの生産性が向上する。

【0061】また、BGAの組み立ての最終工程で大型 基板を切断することにより、製造工程で使用するフラッ クスや洗浄液などの薬液が基板の切断面から浸入するこ とがないので、基板の乾燥や洗浄に要する時間を大幅に 短縮でき、BGAの生産性が向上する。

【0062】(4)本発明の製造方法によれば、外形寸 法精度が高く、かつ基板端部へのダメージが少ない方法 で切断を行うことにより、パッケージ基板の回路形成領 域が基板の周辺部にまで拡張される。これにより、バッ ケージ基板をより小型化することができ、BGAの実装 密度が向上する。

【0063】(5)上記したBGAの製造歩留まりおよ び生産性の向上により、BGAの製造コストを低減する ことができる。

【0064】(6)パッケージ基板の反りが低減される ことにより、BGAを実装するマザーボードとの平坦性 が確保されるため、実装信頼性および実装歩留まりが向 上する。これにより、BGAを他の電子部品と共にマザ ーポードに実装したモジュール基板、さらにはこのモジ ュール基板を組み込んだ電子機器の信頼性および製造歩 留まりが向上する。

【図面の簡単な説明】

【図1】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す大型基板の平面図である。

【図2】図1のII-II、線に沿った大型基板の断面 図である。

【図3】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す大型基板の断面図である。

【図4】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す大型基板の斜視図である。

【図5】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す大型基板の断面図である。

【図6】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す大型基板の斜視図である。

【図7】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す大型基板の断面図である。

【図8】本発明の実施の形態1である半導体集積回路装 置の製造方法を示すダイシング装置の概略図である。

【図9】本発明の実施の形態1である半導体集積回路装 置の製造方法を示すBGAの外観斜視図である。

- 【図10】本発明の実施の形態1である半導体集積回路 装置の実装方法を示すマザーボードの概略図である。

【図11】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す大型基板の平面図である。

【図12】本発明の実施の形態2である半導体集積回路

装置の製造方法を示す大型基板の断面図である。

【図13】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す大型基板の斜視図である。

11

【図14】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す大型基板の断面図である。

【図15】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す大型基板の斜視図である。

【図16】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す大型基板の断面図である。

【図17】本発明の実施の形態2である半導体集積回路 10 装置の製造方法を示す大型基板の断面図である。

【図18】本発明の実施の形態2である半導体集積回路 装置の製造方法を示すBGAの外観斜視図である。

【図19】本発明の実施の形態2である半導体集積回路 装置の実装方法を示すマザーボードの断面図である。

【図20】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す大型基板の斜視図である。

【図21】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す大型基板の断面図である。

【図22】本発明の実施の形態3である半導体集積回路 20 装置の製造方法を示す大型基板の斜視図である。

【図23】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す大型基板の断面図である。

【図24】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す大型基板の断面図である。

【図25】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す大型基板の斜視図である。

【図26】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す大型基板の断面図である。

【図27】本発明の実施の形態3である半導体集積回路 30 装置の製造方法を示す大型基板の断面図である。

【図28】本発明の実施の形態3である半導体集積回路 装置の製造方法を示すBGAの断面図である。

【符号の説明】

1 A 大型基板

1 B 大型基板

1 C 大型基板

2 電極パッド

3 電極パッド

· Harrist I

4 半田バンプ

5 半導体チップ

6 エポキシ樹脂

8 樹脂層

9 半田パンプ

10A BGA

10B BGA

10C BGA

11A マザーボード

11B マザーボード

12A パッケージ基板

12B パッケージ基板

12C パッケージ基板

13 電極パッド

14 Auワイヤ

15 電極パッド

16 電極パッド

17 電極パッド

18 半導体チップ


19 Auワイヤ

20 ダイシング装置


21 ブレード

【図2】

【図28】




【図1】




【図3】

图 3




【図5】

157 5




[図4]






[図6]



【図7】


図 7




1A:大型基板 4:半田パンプ 5:半導体チップ 6:エポキシ樹脂

、【図8】


図 8



【図9】




【図18】




【図10】

図 10




【図11】




【図12】

図 12




【図13】

図 13




【図14】

N 14




[図16]

2 16




【図15】

図 15




【図17】

図 17




[図19]

図 19




【図20】

20




【図21】

图 21




【図23】

図 23




【図22】

図 22




【図24】

図 24




[図26]

図 26




【図25】

図 25



【図27】

図 27



フロントページの続き

(72)発明者 森永 賢一郎

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 春田 亮

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 坪崎 邦宏

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部内